LE POSTE

• Ce poste est basé sur Sophia Antipolis

LA MISSION

Intégré dans nos équipes, vous participerez au Design For Test d'ASICs numériques pour des applications wireless.
Vous interviendrez au niveau de la stratégie DFT, de l'implémentation de la logique de test dans le design ainsi que sur la génération/simulation/vérification des patterns de test ATPG.

PROFIL RECHERCHÉ

Ingénieur en micro-électronique, vous avez au moins 2 ans d'expérience en Design-For-Test sur circuits intégrés (ASIC ou SoC).
Vous maîtrisez les outils Synopsys (DFTCompiler / Tetramax) ou Mentor (DFTAdvisor / Fastscan) ainsi que les outils de simulation Hardware.
Anglais technique requis.