LE POSTE

•Poste disponible en PACA et Rhône-Alpes

LA MISSION

Intégré(e) dans nos équipes, vous participerez au design back-end de SoC numériques pour des applications wireless.
Vous interviendrez au niveau du floorplanning, du timing closure, du power routing, du placement/routage, des extractions de timings, vous ferez les vérifications LVS/DRC, layout et physiques, et participerez aux différents ECO des chips.

PROFIL RECHERCHÉ

Ingénieur en microélectronique, vous avez une première expérience en design back-end numérique de circuits intégrés (ASIC ou SoC). Vous connaissez les outils d’analyse statique de timing (Prime Time), de back end (Astro, SOC Encounter), de vérification (Diva/Assura, Calibre), et de manière générale les suites back-end Magma et Synopsys.
Des connaissances en Power Management seront appréciées.
Une bonne maîtrise de l’anglais est nécessaire.